“如今的倒裝芯片就像是穿著傳統(tǒng)旗袍少女，我們不應(yīng)該給它穿上厚厚的軍大衣。”在LEDforum 2016中國(guó)國(guó)際LED市場(chǎng)趨勢(shì)高峰論壇上，德高化成總經(jīng)理譚曉華說。”

　　譚曉華表示，相較于正裝芯片，倒裝芯片的先天優(yōu)勢(shì)十分明顯，但如果倒裝芯片繼續(xù)沿用原來正裝芯片的封裝方式，是無(wú)法發(fā)揮它的最大效能的。

　　為了跟上倒裝芯片的潮流，德高化成開發(fā)了相應(yīng)的熒光膠膜及CSP封裝的方法，推出了熒光硅膠膜TAPIT®低成本集成化封裝五面出光CSP PFCC，只需要在倒裝芯片的周圍帖一層薄薄有機(jī)的熒光粉就能完成封裝。

　　PFCC是指Phosphor Flip Coated Chip，即采用一種半固化符合熒光粉的有機(jī)硅膠膜穿透芯片，形成五面發(fā)光結(jié)構(gòu)。而德高化成的熒光硅膠膜TAPIT采用是B-Stage膠，而不是普通的膠水。

　　對(duì)此，譚曉華表示，之所以采用B-Stage材料處理CSP封裝，是因?yàn)榇罅�徑熒光粉不沉降，熒光粉分散均勻，提升�?duì)芯片的粘結(jié)力，釋放器件界面應(yīng)力。而普通膠水在模擬時(shí)，發(fā)現(xiàn)上部熒光粉很少，大部分熒光粉沉降到了底部。

　　譚曉華還表示，該封裝的原理就是因?yàn)锽-Stage膠可以無(wú)限拉長(zhǎng)，到了60度的時(shí)候開始有流動(dòng)性，因此這項(xiàng)封裝工藝就是利用了它在60-80°左右恢復(fù)流動(dòng)性以及提升黏性的時(shí)候，完成對(duì)倒裝芯片的封裝。

　　目前德高化成推出來的最新產(chǎn)品型號(hào)是TAPIT S-200，該產(chǎn)品的厚度可根據(jù)不同芯片需求調(diào)整，可以控制在100微米到300微米左右。

　　洛克菲勒說過，我們追求完美，但是人類事情沒有一件絕對(duì)完美，只有接近完美，產(chǎn)品也是一樣。在我們追求完美時(shí)，總會(huì)遇到一些問題。

　　譚曉華表示，熒光硅膠膜在封裝中也會(huì)遇到很多核心問題，尤其是背光方面的結(jié)構(gòu)設(shè)計(jì)上。對(duì)于色域的提高很重要，德高化成也一直在跟合作伙伴進(jìn)行研究，對(duì)產(chǎn)品進(jìn)行不斷優(yōu)化。

　　譚曉華表示，如今CSP封裝過程結(jié)合熒光膠膜還有幾大問題。

　　首先是置晶的精度，也就是坐標(biāo)位移偏轉(zhuǎn)，這跟置晶機(jī)精度有關(guān)。由于在貼膜的過程中會(huì)受到來自熒光膠流動(dòng)的推動(dòng)力，因此可能會(huì)把芯片推到旁邊的位置。但通過各種工藝的調(diào)校與控制，基本上可以控制偏轉(zhuǎn)的問題。

　　其次是垂直方面會(huì)發(fā)生一些不良。包括芯片固化以后發(fā)生的翹曲，電極方向漏光等等，這主要與置晶時(shí)候采用的供面性有關(guān)系。

　　再次，還有封裝是否完全包覆的問題。如果封裝不良封裝膠無(wú)法蓋到小臺(tái)階上面，就會(huì)形成一個(gè)小溝，良好的封裝，要漫到芯片電極的臺(tái)階上。

　　最后，置晶時(shí)候采用的UV膠膜的質(zhì)量或者是匹配造成殘留問題。殘留可能會(huì)導(dǎo)致芯片直接和熒光膠緊緊的貼合在一起，到后面想把芯片取下來很難。也有可能UV膠留在電極上，造成SMT的失效。